C类
随机刷题
已答 0 / 1282
返回
D 触发器是一种时序逻辑电路，具有数据输入端 D、时钟输入端 CK 和数据输出端 Q。若将 D 触发器的 Q端反相之后连到 D端，则在每次 CK 上升沿到来时会发生什么？
A.
2 分频；若 CK 的频率为 f，则 Q 端输出信号的频率为 f/2
B.
2 倍频；若 CK 的频率为 f，则 Q 端输出信号的频率为 2f
C.
移相：Q 端输出信号与 CK 相差 90°
D.
反相：Q 端输出信号与 CK 相差 180°
提交答案